1.4集成电路的设计流程
一般集成电路的设计步骤分为逻辑设计和物理设计如图1-1所示：
逻辑设计包括：
系统划分：将大系统按功能划分为几个功能模块
设计输入(以硬件描述语言或电路图的形式在功能级描述系统的设计输入。
功能仿真(对功能级描述进行功能和时序仿真验证，验证功能正确后，转换为应用于综合器的RTL级描述的网表输入。
逻辑(使用某个标准单元库将高级设计描述转换为根据一定限制优化的门级网表。 图1-2显示了基本的计算机辅助逻辑集成的流程图。 设计人员只需集中精力进行层次划分、高层设计、描述准确约束和标准单元库的单元优化，其他大量工作由逻辑集成工具自动完成逻辑集成工具，经过多次交互最终生成优化的门级网表。
布局前仿真：集成后，对加入机组延时信息的门级网表进行仿真，检查是否符合设计系统规范和接口规范。
物理设计包括：
平面规划：其任务是为每个模块和芯片整体选择一个较好的布局方案，一般根据其中的器件数量估算模块的面积，根据模块与其他模块的连接关系和上层模块或芯片的形状估算模块的形状和相对位置
布局：确定模块中各单元的位置布局问题比较复杂，一般分为初线起始布局和布局改进两个阶段。
配线：配线通常分为整体配线(GlobalRouting )和详细配线)两个阶段的整体配线，将线栅分配到适当的配线区域，无论导线的具体位置如何，详细配线最终决定连接的具体位置。
参数提取：确定各连接处的电阻和容量，以及互联的分布参数。
后模拟：在布局布线中添加各种寄生电参数后，再次进行时序模拟，进行ERC、电规则检查和DRC、设计规则检查，最后验证网表(LVSLayoutVersusSchematic )