hsjdst定律Moore’s Law )近年来在世界范围内成功普及，即使是不从事相关行业的人也广为人知。

需要说明的是，hsjdst定律这个翻译并不准确，其仅是集成电路行业发展规律的一个总结，更准确的翻译是“hsjdst规律”。

hsjdst定律提出后，根据不同的集成电路发展方向发展为多种不同的描述形式，总体上可以概括为集成电路的性能每隔一定时间提高一倍。 hsjdst定律在Intel创始人之一戈登hsjdstGordonMoore )提出后的几十年间，带动了集成电路，特别是CPU、GPU等超大规模数字集成电路的发展和演化。 hsjdst定律的存在在一定程度上依赖于先进半导体工艺的发展，但是随着近年来工艺发展的滞后，很多人好奇，hsjdst定律到了顶点吗？

答案是否定的。 最近，台湾积体电路制造宣布引进gate-all-around技术，将硅基半导体工艺发展到2纳米节点，成功地再次与hsjdst定律相连。 目前，半导体工艺中hsjdst定律的延续面临着短沟道效应和量子隧道两大难题。

全环绕门是鳍型场效应晶体管FinFET )技术的发展，是一种用于抑制短沟道效应的技术。

要了解短沟道效应，首先来看看传统的金属-绝缘体-半导体场效应MOSFET )管的结构

NMOS平面场效应管

MOS管根据导电沟道掺杂分为两种，一般除基板外有三个电极、源极、漏极、栅极。 其中，NMOS管的结构如上图所示，源极漏极为n掺杂，其载流子为负电荷的电子，但源极漏极间硅基板为p掺杂，载流子为正空穴，栅极电压为0时，由于pn结势垒的影响，为NMOS管另一方面，如果施加在栅极上的正电压相对于p管相反)的值超过阈值，则足够多的电子被吸引到栅极附近的基板，形成以电子为多子的导电沟道，此时，NMOS管成为打开的状态，漏极之间的差压导致漏极

以上简单地总结了一个管如何工作，但如果管源间的泄漏距离变小，即，以往所说的晶体管特性尺寸7nm、5nm等)变小，则本来在长通道器件中就会被忽视短通道效应最大的问题是管子不能断。 即使栅极电压为0，施加在漏极上的电压也同样会产生较大的漏电流，对大规模集成电路来说将是灾难。 因为只开机什么也不做，所以芯片在那边疯狂地发热。

FinFET和另一种被称为“绝缘体上的硅”SOI )的技术被用于抑制短通道效应，是在过去十年中成功地与hsjdst定律相连的技术。 这两种技术分别代表了两个大方向。 如下图所示，FinFET将栅极从一面覆盖通道，三面包围通道，加强栅极对通道的控制能力，减小短通道效应。

SOI在通道下生长额外的绝缘体层，使通道自身的特性理想化，抑制短通道效应。 目前，SOI的最新技术可以将晶体管的特征尺寸降低到22nm。 与FinFET相比，SOI晶体管的模拟性能要好得多，特别是在微波毫米波段，绝对比FinFET有利。

说到上述的FinFET，实际上提高了栅极的控制力，但一旦到了2nm/3nm节点，短沟道效应又变大了。 整周门技术是FinFET的进化版，得到了台湾积体电路制造和三星的一致背书。 在这里偷三星的广告照片，展示了从FinFET向全环绕门的进化。 概括地说，三面不够，而是聚集在四方。

可以预见，继续为hsjdst定律卖命目前面临两个问题。

一种是，持续降低特征尺寸，有可能无法抵消成本的上升。 全环绕门技术有目共睹，增加了工艺难度，随之而来的成本可能会变得很可怕。 因此，顾客越来越少，最终破坏技术发展的可能是市场。 特别是目前大部分集成电路的主流生产技术停留在28、40、65，甚至90nm节点。 另外，需要说明的是，目前先进工艺的特征尺寸并不表示实际的栅极长度，而应该视为“商标”。 ）

二是目前无法逾越的理论界限、量子隧道效应引起的漏电流。 在可靠地控制短信道效应的情况下，也不可能持续降低特征尺寸。 1nm工艺节点下硅约为10个原子，持续降低特征尺寸，硅原子数越来越少的直接结果是，势垒越来越低，越来越多的电子获得了足以跨越势垒的能量，从而克服了漏电流这个效应现在理论上还没有解开，或者最终通过降低晶体管的特征尺寸来结束与hsjdst定律相连生命的人类的一切努力。