“拼接”芯片似乎已经成了芯片圈的新“时尚”。
苹果 3 月的春季新品发布会发布了将两块 M1 Max 芯片“黏合”而成的 M1 Ultra，号称性能超越英特尔顶级 CPU i9 12900K 和 GPU 性能天花板英伟达 RTX3090。英伟达也在 3 月的 GTC 上公布用两块 CPU” 黏合”而成的 Grace CPU 超级芯片，预计性能是尚未发布的第 5 代顶级 CPU 的 2 到 3 倍。
更早之前，AMD 在其 EYPC 系列 CPU 中，也用到了 “黏合” 这一步骤，让芯片设计成本减少一半。
自家芯片的“黏合”似乎已经不成问题，那么能否从全球市场上挑选出性能最优的芯片黏合在一起，创造出更强大的芯片？
几周前，能够实现芯片互连的 “万能胶” 出现了，英特尔、AMD、台积电等芯片公司联合成立小芯片互连产业联盟，定制 UCIe 1.0（Universal Chiplet Interconnect Express）标准。
如果将同一家芯片公司的互连方式（例如英伟达的 NVlink）视为只能黏合一种材质且功能单一的胶水，那么 UCIe 标准的提出则意味着能够实现各种芯片互连的芯片万能胶的雏形初现。
芯片万能胶，是否已经有足够的能力替代不断微缩的晶体管，成为摩尔定律的 “续命丹”？
「胶水」芯片时代的真起点
“胶水” 芯片发展已经有一段时间了，但业内一直各自为政，由于没有统一的接口标准，”胶水” 芯片生态难建，大公司止步不前，小公司也不敢迈出第一步。
长期以来，摩尔定律的持续演进被视为芯片性能提升的主要途径。
经历四十多年的发展，构成芯片的晶体管几乎要缩小到原子级别，不仅面临难以突破的物理极限问题，制程升级的投入产出比也大幅下降，业界开始寻找新的办法提升产品性能，例如，通过改变封装的方式提升晶体管密度。
提出摩尔定律的戈登本人也意识到了封装的重要性，他在论文中写道：”事实证明用较小的功能模块构建大型系统可能会更经济，这些功能模块将分别进行封装和互连。”
简单来讲，也就是将原先生产好的芯片集成到一个封装中，达到减少产品开发时间和成本的目的，这些芯片模块可以是不同工艺节点，最终通过裸片对裸片的方式连接在一起，这一类似于用胶水将芯片连接起来而形成的模型，在业内被称 Chiplet（可译为芯粒、小芯片）模型。
多年以来，AMD、英特尔、台积电、Marvell 等芯片公司已经推出了一些类似于小芯片的设计，例如，英特尔采用了称之为 Foveros 的小芯片方法，推出了 3D 封装的 CPU 平台，该封装方式将 1 个 10nm 的处理器内核和 4 个 22nm 的处理器内核封装集成在一起；台积电也正在开发一种被称为集成芯片系统（SoIC）的技术。
在这些技术中，裸片对裸片的互连至关重要，即需要将一个裸片与另一个裸片 “黏合” 在一起，每个裸片都包含一个带有物理接口的 IP 模块，公共接口能够让两个裸片形成互连。
在 Chiplet 初期的探索中，许多公司开发了具有专有接口的互连，实现自家芯片模型间的互连。
由于 Chiplet 的最终目标是在内部或多个芯片供应商中获得优质且可互操作的芯片模块，因此 Chiplet 能否进一步往前发展，取决于业内能否出现一种能将不同芯片模型连接起来的标准接口，也就是能够将各种芯片模块黏合起来的芯片 “万能胶”。
今年 3 月初，万能胶 UCIe 终于出现，芯片的胶水时代迎来新起点。
“每个行业开放标准的落地都会引发这个行业的爆发，遵循这一产业发展规律，UCIe 对 Chiplet 的发展意义重大，是 Chiplet 时代到来的重要标志。” 半导体设备公司华封科技创始人王宏波表示。
“Chiplet 在业内推广了很多年，一直在宣传，但一直没有推进产业化，很大一部分原因就是在等待标准建立。如果选择了一个错误的标准，成果就得不到市场的认可，会白白浪费很多精力。” 芯原股份创始人、董事长兼总裁戴伟民说道。
不过，在 UCIe 确立之前，业内已有各种各样的接口类型，”万能胶” 的出现是否意味着那些曾在 Chiplet 领域有过探索的芯片公司们此前的努力都白费了？
王宏波认为，Chiplet 只是表示通过先进封装的方式将不同的芯片模块连接起来。”在 Chiplet 发展初期，各家都会根据自家的产品需求对 Chiplet 进行独立的投入和研究，先各自在某些方面取得技术突破后，再汇聚成行业标准，这是正常的发展过程。”
晶方科技副总经理刘宏钧认为，UCIe 标准的制定，一定会用到部分原来已经定义过的协议、熟悉的协议，但也有一些新的标准和封装集成方式需要重新定义，以实现更好的互操作性。“UCIe 并不推翻业界之前的工作，而是将小芯片互联的技术标准化了。”
要理解 UCIe 对 Chiplet 时代即将产生的积极作用，可以将其同 PCIe 进行类比，在协议层上甚至可以将 UCIe 理解为 PCIe 在缩微互联结构上的延伸。
“之前的 PCIe 解决了电脑系统与周边设备的数据传输问题，UCIe 解决的是小芯片和小芯片，封装片上独立模块与模块之间的数据传输问题，如果没有统一的电气信号标准，就不会形成多家企业共同完成系统集成的生态合作，如果没有合作，入局 Chiplet 的单个企业就很难完成行业发展所需的生态建设。” 刘宏钧说到。
王宏波也表达了同样的观点，”PC 时代，英特尔主导建立的 x86 体系就有一系列标准，例如：PCIe 标准，可以让其他家的产品能够同英特尔的 CPU 分工协作，x86 体系的一系列标准，构建了整个 PC 时代的硬件体系，到了 Chiplet 时代，其实是将 PC 时代建立生态体系的逻辑缩小复刻到芯片中，Chiplet 作为一个芯片组合，也需要靠 UCIe 标准将不同公司的芯片设计方便的组合在一个芯片中，通过这种方式建立生态并推动整个行业向前发展。”
不过，PCIe 经历了十多年的发展才成为主流，UCIe1.0 的出现只是 Chiplet 时代真正到来的起点，距离 Chiplet 真正成为主流也还有一段路要走。即便是强大如英特尔，也需要花费大量的时间和精力才能实现量产。
工艺实现成第一难，工程费用无人愿承担
“事实上 Chiplet 的发展，最大的难度不是在协议制定上，而是在产品定义以及制造环节，统一协议和标准是为了降低研发成本和加快市场应用。” 创享投资的投资总监刘凌韬表示。
刘宏钧持有同样的观点，他认为虽然 UCIe 统一标准的建立为产业界指明了方向，但在具体物理层指标带来的工艺能力要求和大规模制造环节仍然有不少挑战，例如封装体中多层材料的堆叠，从硅之间的堆叠到硅、有机材料、金属等多种材料。
“将这些材料连接起来需要细小的引线和线宽，复杂度高，良率受制程影响大，成本也会很高。” 刘宏钧说到。
以英特尔的 EMIB 为例，从英特尔所发布的公开论文中可以发现，EMIB 在工艺实现上面临不少难题，需要进行材料和工艺的开发，其硅桥的设计工作需要由懂材料、懂封装、懂制程和懂信号完整性的资深工程师们来共同实现。
另外，晶圆制造材料、设备都需要进行改进，其时间和成本是除苹果、英特尔等头部芯片公司之外无法承受的。
不仅如此，即便是有了 UCIe 这芯片万能胶，”Chiplet 在哪里” 的问题也难以解决。
“UCIe 之后，Chiplet 面临的是 Chiplet 供应商和应用商谁先迈出第一步的问题。这也是一个 ‘ 鸡与蛋 ‘ 的问题。Chiplet 供应商较为关心的是 Chiplet 一次性工程费用（NRE）该由谁来承担，而应用商则担心是否有足够丰富的 Chiplet 可以应用，以及 Chiplet 产品的性价比何时能最先验证。” 戴伟民说到。
正因如此，即便是有了 UCIe 这一标准，大家也容易停留在观望阶段，都在等待第一个吃螃蟹的人出现。”芯原正在与有意向使用 Chiplet 的企业积极沟通，并尝试探索向潜在客户 ‘ 众筹 ‘Chiplet 的方案，有望尽快打破僵局。” 戴伟民补充道。
续命摩尔定律，万能胶芯片不万能
抛开工艺难题，芯片万能胶普及的关键在于，能否延续摩尔定律给芯片公司们更大价值。
从产业链角度，一方面，Chiplet 作为半导体产业的技术趋势，需要各家芯片公司都在自己的位置上做最擅长的工作，通过分工协作减少 Chiplet 芯片与市场需求匹配的时间和周期，因此芯片公司之间的连接会更加紧密，另一方面，芯片万能胶似乎正在改写芯片公司或芯片产品的评价体系或维度。
“一直以来，最先进的前道晶圆工艺节点往往是芯片最佳性能的象征，最先进的工艺节点往往引领芯片性能发展的潮流。但到了 Chiplet 时代，单个先进工艺节点的竞争力有可能被多芯片异构系统集成取代，异构集成能力逐渐成为评价一家芯片设计或制造公司的新标准。” 刘宏钧补充道。
“也正因如此，英特尔主导参与了 UCIe 标准的建立，以期构建一个围绕 Chiplet 技术的生态圈，对其 IDM2.0 战略升级而言至关重要。”
值得一提的是，当先进制程对芯片性能提升的重要性程度被削弱时，对于在晶圆制造领域并不领先的中国大陆芯片产业的发展有利，尤其是中国大陆在先进封测领域位居世界前列，Chiplet 时代有望占据一定优势。
“相比先进制造，在先进封装上，中国与国际先进水平的差距并不大，Chiplet 的出现对我国芯片产业的发展有利。” 戴伟民说道。
从成本优势的角度来看，尽管 AMD、英特尔已经证明了多芯片架构具有一定的经济性，但实际上，与微缩晶体管相比，芯片万能胶并不是在所有时候都能带来最大的成本优势。
清华大学交叉院博士研究生冯寅潇和清华大学交叉院助理教授马恺声发表了一篇有关 Chiplet 成本计算的论文，通过建立 Chiplet 精算师的成本模型对多芯片集成系统的成本效益进行精准评估。
结果发现，现阶段的 Chiplets 方案只有在 800 平方毫米的大芯片上才真正有收益，且工艺制程越先进，收益效果越明显。对于 5nm 芯片系统，当产量达到 2 千万时，多芯片架构才开始带来回报。
戴伟民也表示，不是所有芯片都适合用 chiplet 的方式，不要为了拆分而拆分，不少情况下单颗集成的系统芯片（SoC), 如基于 FD-SOI 工艺集成射频无线连接功能的物联网系统芯片，更有价值。
”平板电脑应用处理器，自动驾驶域处理器，数据中心应用处理器将是 Chiplet 率先落地的三个领域。也是解决 chiplet‘鸡’和‘蛋’的问题的原动力。”
也就是说，虽然 Chiplet 有能力延续摩尔定律，但对于绝大多数不太先进的芯片公司而言，是没有必要早早就为芯片万能胶买单。因此也就能够理解，为何 UCIe 产业联盟是由几家芯片巨头携手共建的了。
但不可否认的是，性能、功耗和面积的升级依然是芯片界向前发展的目标，随着越来越多的终端产品开始用得起更加先进的工艺制程时，芯片万能胶主流时代就不会再遥远。
会有那么一天，但芯片万能胶的复用能力达到一定水平时，就有能力完全战胜晶体管集成了。